【終了】高速・低消費電力・高信頼化を実現する３次元IC向け回路設計に関する研究

研究期間	2017/4/1 - 2020/3/31
研究課題名	【終了】高速・低消費電力・高信頼化を実現する３次元IC向け回路設計に関する研究
カテゴリー	全てのクラスター、研究クラスター一覧、終了した研究クラスター、工学、電気電子
SDGs	9.イノベーション
応募課題
クラスター長氏名	橋爪　正樹（大学院社会産業理工学研究部、理工学研究科電気電子システム・電子回路工学、教授）
所属する研究者氏名	島本隆（大学院社会産業理工学研究部電気電子システム・教授・計算機援用工学）西尾芳文（大学院社会産業理工学研究部電気電子システム・教授・非線形回路工学）四柳浩之（大学院社会産業理工学研究部電気電子システム・准教授・計算機工学）宋天（大学院社会産業理工学研究部電気電子システム・准教授・VLSI設計）上手洋子（大学院社会産業理工学研究部電気電子システム・准教授・非線形回路工学）
研究概要	３次元ICはICチップを積みあげて作製するICで，高速・低消費電力化が実現でき，来るべきIoT社会ではなくてはらなないICとして注目をあびている。 IoT社会におけるセンサとして画像センサがキーデバイスとなることから，本研究では画像センシングで不可欠な動画像圧縮回路，メモリ回路および各種カオス回路網の分野での３次元IC向けの回路設計法の開発を行う。またIoT社会では高温・多湿と非常に劣悪な回路動作環境下での正常動作がそれらの回路に対して求められて，それらの回路の高信頼性が不可欠となっている。そこでIoTデバイスを市場へ出荷した後でIoTデバイスの異常の発見を可能とする検査容易化設計法ならびに検査法の開発を行う。
研究概要図
研究者の役割分担	動画像圧縮回路設計は島本，宋が担当する。非線形回路網設計は西尾，上手が担当する。３次元IC内のメモリ回路の開発およびIC内配線の検査容易化設計法とそれを用いた検査法の開発は橋爪，四柳が担当する。